Laporan Praktikum Flip Flop
www.hajarfisika.com
FLIP FLOP
I. Tujuan Percobaan
1.2 Memahami prinsip kerja rangkaian SR Flip-Flop, Clock SR Flip-Flop, D Flip-Flop, JK Flip-Flop
II. Dasar Teori
Flip-Flop yaitu piranti dasar untuk menyimpan informasi pada sistem digital. Piranti ini selalu mempertahankan keadaan biner selama ada daya yang masuk. Ada beberapa tipe Flip-Flop yang berbeda, tergantung implementasi sirkuit. Namun, seluruh tipe Flip-Flop mempunyai karakteristik, yaitu seluruh Flip-Flop yaitu piranti bistable ; yaitu piranti yang mempunyai dua output stabil. Tipe Flip-Flop yang paling dasar yaitu latches, yang merespon perubahan masukan yang hanya pada ketika transisi sinyal masukan kontrol (sinyal clock). SR latch mempunyai dua input, yaitu S dan R, serta dua output, yaitu Q dan Q'
dapat disimpulkan bahwa kombinasi S = 0 dan R = 0 menghasilkan output yang sama dengan output sebelumnya. Notasi p menyatakan previous atau sebelumnya. Kombinasi S = 1 dan R = 1 tidak didefinisikan alasannya yaitu akan menghasilkan Q dan Q' = 0, sehingga melanggar hukum Q dan Q' yang nilainya harus berlawanan(Zuhal,2004).
Prinsip kerja dari rangkaian Flip-Flop dibandingkan dengan prinsip dari kerja transistor sebagai saklar yaitu sama, yaitu apabila rangkaiannya diberi tegangan maka salah satu dari kondisi transistornya menjadi hidup. Keadaan ini pula mempunyai ketergantungan kepada kapasitor yang mempunyai ketinggian muatan yang lebih jikalau dibandingkan dengan komponen lainnya. Bila lebih diperinci lagi, sebuah kapasitor yang ketinggian muatannya lebih akan menjadikan lepasnya muatan listrik lebih dulu kemudian terjadi hubungan antara kaki transistor dengan kapasitor yang kondisinya sedang ON(Widjanarka,2006).
Flip-Flop SR terlonceng sanggup dirangkai dari Flip-Flop SR ditambah dengan dua gerbang AND atau NAND untuk memasukan pemicu yang disebut dengan sinyal clock (Ck)
dari tabel kebenaran rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi (1), Flip-Flop ini bekerja seperti Flip-Flop SR dan gerbang NOR, sedangkan untuk sinyal clock rendah (0), keluaran Q tidak bergantung pada input S dan R, tetapi tetap mempertahankan keadaan terakhir hingga data sinyal clock berikutnya(Dwihono,1996).
Pada Flip-Flop SR terdapat nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis Flip-Flop yang dinamakan Flip-Flop Data (D Flip-Flop). Rangkaian ini sanggup diperoleh dengan menambahkan satu gerbang NOT pada masukan Flip-Flop terlonceng
dari gambar tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" pada nilai terakhirnya. Dalam hal ini sanggup dikatakan bahwa pada ketika keadaan clock rendah, sinyal masukan D tidak mensugesti keluaran. Sedangkan untuk sinyal clock tinggi (Ck = 1), maka diperoleh keluaran yang sesuai dengan data D yang masuk ketika itu(Kleitz,2002).
Flip-Flop JK merupakan penyempurnaan dari Flip-Flop RS terutama untuk mengatasi problem osilasi, yaitu dengan adanya umpan balik, serta problem kondisi terlarang, yaitu pada kondisi masukan J dan K berlogika 1 yang akan menciptakan kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle(Beshop,2004).
Beberapa penerapan yang penting dari Flip-Flop adalah Flip-Flop sanggup dipakai sebagai bab dari rangkaian memori, utnuk menghapus getaran tombol, sebagai bangunan penghalang pada rangkaian sekuensial ibarat counter dan register, dan sebagai rangkaian penunda (delay). Lebih lengkapnya mengenai aplikasi Flip-Flop sebagai debounce eliminator atau penghilang getaran yaitu sebagai berikut. Untuk anutan interfacing ke sistem digital, biasanya tombol dorong (push button key) digunakan. Tombol ini ketika ditekan beberapa saat, maka terjadi buka dan tutupnya saklar sebelum terjadinya pembacaan yang stabil. Masalah ini disebut sebagai key debounce. Masalah ini tidak diinginkan dan harus dihindari(Godse,2009).
III. Metodologi Percobaan
3.1 Alat dan Bahan
a. ProtoBoard (1 buah)
b. IC (3 buah)
c. LED (3 buah)
d. Resistor 100 Ω (1 buah)
f. Power supply (1 buah)
3.2 Gambar Alat dan Bahan
-
3.3 Gambar Rangkaian
3.4 Cara Kerja
4.1 Data Percobaan
4.2 Analisa Data
Percobaan pertama yaitu rangkaian SRFF (Set-Reset Flip Flop) yang merupakan rangkaian dasar dari jenis-jenis Flip Flop yang lain. Nilai set pada SRFF berfungsi untuk mengeset nilai keluaran atau output rangkaian, nilai reset pada SRFF berfungsi untuk mengenalkan nilai keluaran atau output rangkaian. Prinsip kerja rangkaian SRFF yaitu dengan merespon perubahan level sinyal masukan melalui 2 output yang nilainya saling berlawanan. Rangkaian SRFF ini terdiri dari 2 buah gerbang NOR, output gerbang NOR 1 menjadi input gerbang NOR 2, dan output gerbang NOR 2 menjadi input gerbang NOR 1. Pada tabel 1 percobaan rangkaian SRFF variabel Qn+1 dan Q'n+1 merupakan output dari rangkaian SRFF dan variabel Qn dan Q'n sebagai penyimpan memori dari hasil Qn+1 dan Q'n+1. Pada ketika input S dan R berlogika 0, output dari Qn+1 bernilai 1 dan Q'n+1 bernilai 0, dan alasannya yaitu Qn dan Q'n merupakan penyimpan memori dari output sebelumnya maka belum terdapat nilai dari variabel ini. Saat input S berlogika 0 dan R berlogika 1, output dari Qn+1 bernilai 0 dan Q'n+1 bernilai 1, dan Qn bernilai 1, Q'n bernilai 0 sesuai dengan nilai output sebelumnya. Saat input S berlogika 1 dan R berlogika 0, output dari Qn+1 bernilai 1 dan Q'n+1 bernilai 0, Qn bernilai 0, Q'n bernilai 1. Saat input S dan R berlogika 1, Flip Flop harus mempunyai 2 output yang saling berlawanan, Qn bernilai 1 dan Q'n bernilai 0. Seluruh hasil percobaan rangkaian Flip Flop memiiki hasil yang berbeda-beda alasannya yaitu rangkaian Flip Flop memakai memori dalam memilih nilai outputnya, jadi jikalau urutan percobaan awalnya berbeda (inputnya) maka outputnya akan berbeda juga, maka dari itu tidak ada pola tabel kebenarannya.
Percobaan kedua yaitu rangkaian CSRFF (Clock Set-Reset Flip Flop) yang merupakan rangkaian SRFF ditambah dengan sebuah Clock (pengatur sinyal). Prinsip kerja CSRFF yaitu dengan menggabungkan rangkaian SRFF ditambah input clock, supaya output yang dihasilkan sanggup terjadi bersamaan sesuai yang dikehendaki, jikalau C bernilai 1 maka output akan berubah nilainya dan jikalau C bernilai 0 maka tidak terjadi perubahan pada outputnya. Pada tabel percobaan 2 rangkaian CSRFF output Qn+1 dan Q'n+1 bernilai 1 dan 0 secara berturut-turut ketika nilai C (clock) bernilai 0 dan output Qn+1 dan Q'n+1 mengalami perubahan output ketika nilai C bernilai 1. Nilai terlarang terdapat ketika nilai input C, S, dan R berlogika 1.
Percobaan ketiga yaitu rangkaian DFF yang merupakan rangkaian CSRFF ditambah dengan gerbang NOT. Prinsip kerja DFF yaitu dengan menggabungkan rangkaian CSRFF ditambah gerbang inverter (NOT) untuk menghindari adanya nilai terlarang dari SRFF, hanya saja pada tabel kebenaran DFF tidak terdapat nilai terlarang pada input-input yang bernilai 1. Hal ini berarti menerangkan bahwa rangkaian DFF sanggup mengatasi nilai terlarang dari SRFF melalui gerbang inverternya.
Percobaan keempat yaitu rangkaian JKFF yang merupakan rangkaian CSRFF ditambah AND 3 input. Prinsip kerja JKFF yaitu dengan menggabungkan CSRFF ditambah 3 masukan lagi pada gerbang AND, untuk mengatasi keadaan tak tertentu pada CSRFF. Pada kondisi masukan atau inputan J dan K bernilai 00, 01, 10, dan 11 dengan kondisi clock berada pada keadaan rendah atau bernilai 0 maka output Qn+1 dan Q'n+1 yaitu 10, 10, 10, dan 10 (seperti output pada rangkaian SR dan CSR). Ketika clock pada keadaan tinggi atau bernilai 1 dengan inputan J dan K yang bernilai kebijaksanaan 1 maka output yang dihasilkan akan berbeda dengan output pada rangkaian CSRFF tetapi sama outputnya pada kondisi selain kondisi tersebut.
Beberapa penerapan pada rangkaian Flip Flop yaitu dipakai sebagai bab dari rangkaian memori, untuk menghapus getaran tombol, sebagai bangunan penghalang pada rangkaian sekuensial ibarat counter dan register, sebagai rangkaian penunda (Delay), dan penghilang getaran (debounce eliminator)
Percobaan kedua yaitu rangkaian CSRFF (Clock Set-Reset Flip Flop) yang merupakan rangkaian SRFF ditambah dengan sebuah Clock (pengatur sinyal). Prinsip kerja CSRFF yaitu dengan menggabungkan rangkaian SRFF ditambah input clock, supaya output yang dihasilkan sanggup terjadi bersamaan sesuai yang dikehendaki, jikalau C bernilai 1 maka output akan berubah nilainya dan jikalau C bernilai 0 maka tidak terjadi perubahan pada outputnya. Pada tabel percobaan 2 rangkaian CSRFF output Qn+1 dan Q'n+1 bernilai 1 dan 0 secara berturut-turut ketika nilai C (clock) bernilai 0 dan output Qn+1 dan Q'n+1 mengalami perubahan output ketika nilai C bernilai 1. Nilai terlarang terdapat ketika nilai input C, S, dan R berlogika 1.
Percobaan ketiga yaitu rangkaian DFF yang merupakan rangkaian CSRFF ditambah dengan gerbang NOT. Prinsip kerja DFF yaitu dengan menggabungkan rangkaian CSRFF ditambah gerbang inverter (NOT) untuk menghindari adanya nilai terlarang dari SRFF, hanya saja pada tabel kebenaran DFF tidak terdapat nilai terlarang pada input-input yang bernilai 1. Hal ini berarti menerangkan bahwa rangkaian DFF sanggup mengatasi nilai terlarang dari SRFF melalui gerbang inverternya.
Percobaan keempat yaitu rangkaian JKFF yang merupakan rangkaian CSRFF ditambah AND 3 input. Prinsip kerja JKFF yaitu dengan menggabungkan CSRFF ditambah 3 masukan lagi pada gerbang AND, untuk mengatasi keadaan tak tertentu pada CSRFF. Pada kondisi masukan atau inputan J dan K bernilai 00, 01, 10, dan 11 dengan kondisi clock berada pada keadaan rendah atau bernilai 0 maka output Qn+1 dan Q'n+1 yaitu 10, 10, 10, dan 10 (seperti output pada rangkaian SR dan CSR). Ketika clock pada keadaan tinggi atau bernilai 1 dengan inputan J dan K yang bernilai kebijaksanaan 1 maka output yang dihasilkan akan berbeda dengan output pada rangkaian CSRFF tetapi sama outputnya pada kondisi selain kondisi tersebut.
Beberapa penerapan pada rangkaian Flip Flop yaitu dipakai sebagai bab dari rangkaian memori, untuk menghapus getaran tombol, sebagai bangunan penghalang pada rangkaian sekuensial ibarat counter dan register, sebagai rangkaian penunda (Delay), dan penghilang getaran (debounce eliminator)
V. Kesimpulan
5.1
5.2 Prinsip kerja SRFF yaitu dengan merespon perubahan level sinyal masukan melalui 2 output yang nilainya saling berlawanan. Prinsip kerja CSRFF yaitu dengan menggabungkan rangkaian SRFF ditambah input clock (pengatur sinyal), supaya output yang dihasilkan sanggup terjadi bersamaan sesuai yang dikehendaki. Prinsip kerja DFF yaitu dengan menggabungkan rangkaian CSRFF ditambah gerbang inverter (NOT) untuk menghindari adanya nilai terlarang dari SRFF. Prinsip kerja dari JKFF yaitu dengan menggabungkan CSRFF ditambahn 3 masukan lagi pada gerbang AND, untuk mengatasi keadaan tak tertentu pada SRFF dan CSRFF
VI. Daftar Pustaka
Beshop, Owen.2004. Dasar-dasar elektronika. Jakarta : Erlangga.
Dwihono.1996. Rangkaian Elektronika Analog. Jakarta : Erlangga.
Godse, D.A.2009. Elektronik Digital. Jakarta : Erlangga.
Kleitz, William. 2002. Elektronika Digital. Jakarta : PT. Pustaka Media.
Widjanarka, W.2006. Teknik Digital. Jakarta : Erlangga.
Zuhal.2004. Prinsip Dasar Elektroteknik. Jakarta : PT. Gramedia pustaka Utama.
VII. Bagian Pengesahan
-
VIII. Lampiran
-
Belum ada Komentar untuk "Laporan Praktikum Flip Flop"
Posting Komentar